芯片代工新动向背后，PCB如何应对高密度信号挑战？

近日，芯片新动向背信号有关英特尔可能于2027年为苹果代工低端M系列芯片的代工对高消息引发关注，其核心技术基础是后P何18A先进制程。这一进展不仅关乎晶圆制造，密度也对下游封装与互连技术提出更高要求，挑战尤其是芯片新动向背信号作为芯片与系统连接桥梁的PCB。

随着晶体管尺寸缩小，代工对高芯片I/O密度持续上升，后P何传统FR-4单板已难以承载如此密集的密度信号走线。尤其在高频高速应用场景中，挑战若PCB无法实现精细线路与稳定阻抗控制，芯片新动向背信号即便前端芯片性能优越，代工对高整体系统也可能受限于“最后一厘米”的后P何传输瓶颈。

这正是密度HDI技术价值显现之处。通过盲埋孔设计与更薄介质层压合，挑战HDI可在有限空间内实现更多布线层级，提升互联效率。同时，在应对高频信号时，合理选择低损耗材料、优化过孔结构，有助于减少串扰与反射，保障信号完整性。

值得注意的是，这类需求并不仅限于消费电子旗舰产品。随着高性能计算向边缘设备渗透，越来越多终端开始采用类MCM（多芯片模块）架构，这对载板级互连提出了类似要求。而PCB作为底层支撑平台，其设计裕量和技术储备往往决定了整机能否充分发挥芯片潜力。

我是捷多邦的老张，深耕PCB行业十二年，见过太多项目因忽视板级匹配而导致调试周期延长。真正成熟的硬件开发，从来不是单一环节的突破，而是系统级的协同演进。

(责任编辑：综合)